［主要目次］

1.集積回路能動素子のデバイスモデル
　1.1　はじめに
　1.2　pn接合の空乏層領域
　1.3　バイポーラトランジスタの大信号特性
　1.4　バイポーラトランジスタの小信号モデル
　1.5　MOS電界効果トランジスタの大信号特性
　1.6　MOSトランジスタの小信号モデル
　1.7　MOSトランジスタにおける短チャネル効果
　1.8　MOSトランジスタの弱反転領域
　1.9　MOSトランジスタの基板電流
　A.1.1　能動デバイスパラメータのまとめ

2.バイポーラ、MOS、BiCMOS集積回路の製造プロセスとデバイス技術
　2.1　はじめに
　2.2　ICの基本製造プロセス
　2.3　高耐圧バイポーラICの製造プロセス
　2.4　先端バイポーラICの製造プロセス
　2.5　バイポーラ・アナログIC用受動素子
　2.6　バイポーラIC用能動素子
　2.7　バイポーラ基本プロセスの改良
　2.8　MOS ICの製造プロセス
　2.9　MOS IC用能動素子
　2.10　MOS ICにおける受動素子
　2.11　BiCMOS技術
　2.12　ヘテロ接合バイポーラトランジスタ
　2.13　配線遅延
　2.14　IC製造の経済性
　2.15　ICのパッケージング
　A.2.1　SPICEモデルパラメータファイル

3.1個および数個のトランジスタからなる基本増幅回路
　3.1　アナログ回路の近似解析のためのデバイスモデルの選び方
　3.2　増幅器の2ポートモデリング
　3.3　1個のトランジスタからなる基本増幅段
　3.4　複数トランジスタ増幅段
　3.5　差動対
　A.3.1　統計の基礎とガウス分布

4.カレントミラー回路、能動負荷回路、規準電圧回路
　4.1　はじめに
　4.2　カレントミラー回路
　4.3　能動負荷回路
　4.4　電圧基準回路と電流基準回路
　A.4.1　カレントミラー回路における特性のばらつきの考察
　A.4.2　能動負荷回路をもつ差動対の入力オフセット電圧

5.増幅器の出力段
　5.1　はじめに
　5.2　出力段としてのエミッタフォロワ
　5.3　出力段としてのソースフォロワ
　5.4　B級プッシュプル出力段
　5.5　AB級CMOS出力段

6.基本演算増幅器―シングルエンド出力―
　6.1　演算増幅器の応用
　6.2　実際の演算増幅器の理想特性からのずれ
　6.3　基本2段MOS演算増幅器
　6.4　カスコード型回路による2段MOS演算増幅器
　6.5　MOSテレスコピックカスコード演算増幅器
　6.6　MOS折り返しカスコード演算増幅器
　6.7　MOS能動カスコード演算増幅器
　6.8　バイポーラ演算増幅器
　6.9　モノリシック演算増幅器の動作特性の改善

索引

戻る